ИСТИНА

1. Логико-арифметическая матрица с контролем ошибок программируемой конфигурации, включающая входной регистр хранения значений булевых переменных, входы которого подключены к шине передачи значений булевых переменных, являющейся входом устройства, а выходы подключены к первой группе входов программируемой матрицы соединений, входной регистр хранения значений данных конфигурации устройства, входы которого подключены к шине передачи значений данных конфигурации, а выходы подключены ко второй группе входов программируемой матрицы соединений, входной регистр хранения значений коэффициентов полиномов, входы которого подключены к шине передачи значений коэффициентов полиномов, а выходы подключены к третьему входу программируемой матрицы соединений, t конфигурируемых логико-арифметических блоков, входы и выходы каждого из которых подключены к соответствующим входам и выходам программируемой матрицы соединений, где выходы каждого конфигурируемого логико-арифметического блока подключены к соответствующим входам программируемой матрицы соединений посредством шины передачи значений вычисления полиномов конфигурируемого логико-арифметического блока, первая группа входов каждого конфигурируемого логико-арифметического блока подключена к соответствующим группам выходов программируемой матрицы соединений посредством шины передачи значений булевых переменных конфигурируемого логико-арифметического блока, вторая группа входов каждого конфигурируемого логико-арифметического блока подключена к соответствующим группам выходов программируемой матрицы соединений посредством шины передачи значений коэффициентов полиномов конфигурируемого логико-арифметического блока, выходной регистр хранения значений вычисления булевых функций, входы которого подключены к соответствующим выходам программируемой матрицы соединений посредством шины передачи значений вычисления полиномов, а выходы подключены к шине передачи значений вычисления булевых функций, отличающаяся тем, что дополнительно введены третья группа входов каждого конфигурируемого логико-арифметического блока, подключенная к соответствующим группам выходов программируемой матрицы соединений посредством шины передачи контрольных значений конфигурируемого логико-арифметического блока, четвертый вход каждого конфигурируемого логико-арифметического блока являющийся входом конфигурируемого логико-арифметического блока подачи тактовых импульсов, блок контроля конфигурации, первая группа входов которого подключена к шине передачи контрольных значений, являющейся входом устройства, вторая группа входов которого подключена к соответствующей группе выходов программируемой матрицы соединений посредством шины передачи значений конфигурации, а первая группа выходов подключена к соответствующей группе входов программируемой матрицы соединений посредством шины передачи сигналов запроса значений конфигурации, второй выход которого подключен к первому входу двухвходового логического элемента И, второй вход которого подключен к входу подачи тактовых импульсов выходного регистра, являющегося входом устройства, а выход подключен к управляющему входу выходного регистра хранения значений вычисления булевых функций. 2. Логико-арифметическая матрица с контролем ошибок программируемой конфигурации по п. 1, отличающаяся тем, что в каждый конфигурируемый логико-арифметический блок, включающий шину передачи значений булевых переменных конфигурируемого логико-арифметического блока, включающую n линий и являющуюся первым входом конфигурируемого логико-арифметического блока, выходы которой подключены ко входам 2n-n-1 многоразрядных конъюнкторов - в обратном порядке следования лексикографического порядка записи значений булевых переменных таблицы истинности (значений 1), исключая одиночные их вхождения, выходы которых подключены ко вторым входам 2n-n-1 первых блоков двух разрядных конъюнкторов, где количество двухразрядных конъюнкторов определяется размерностью значений коэффициентов полинома, вторые входы блоков двух разрядных конъюнкторов с 2n-n по 2n-1 подключены соответственно к выходам линий подачи значений булевых переменных с 1 по n, а первые входы подключены к шине передачи значений коэффициентов полиномов конфигурируемого логико-арифметического блока, включающей 2n линий, которая является вторым входом конфигурируемого логико-арифметического блока, а выходы подключены ко входам с 1 по 2n-1 многоразрядного сумматора, 2n-й вход которого подключен к входу 1-й линии шины подачи значений коэффициентов полиномов, выходы которого являются выходами выдачи значений булевых функций и подключены ко входам программируемой матрицы соединений посредством шины передачи значений вычисления полиномов конфигурируемого логико-арифметического блока, дополнительно введены 2n-n входовый логический элемент сложения по модулю два с инвертированным выходом, первый вход которого подключен к первому каналу шины передачи контрольных значений конфигурируемого логико-арифметического блока и входы со 2-го по 2n-n-й соответственно подключены к выходам многоразрядных конъюнкторов с 1-го по 2n-n-1-й, а выход подключен к первому входу трехвходового логического элемента И, 2n входовой логический элемент сложения по модулю два с инвертированным выходом, первый вход которого подключен ко второму каналу шины передачи контрольных значений конфигурируемого логико-арифметического блока и входы со 2-го по 2n-й соответственно подключены к выходам блоков двухразрядных конъюнкторов, а выход подключен ко 2-му входу трехвходового логического элемента И, третий вход которого подключен к входу конфигурируемого логико-арифметического блока подачи тактовых импульсов, а выход подключен к управляющему входу многоразрядного сумматора.