Вычисление наблюдаемости элементов комбинационных логических схем с использованием бит-параллельного моделирования

Авторы: Гуров С.И., Тельпухов Д.В., Надоленко В.В.
Сборник: Прикладная математика и информатика: Труды факультета ВМК МГУ им. М.В. Ломоносова
Том: 59
Год издания: 2018
Издательство: ООО "МАКС Пресс"
Местоположение издательства: Москва
Первая страница: 94
Последняя страница: 110
Аннотация: В данной работе рассмотрены методы определения наблюдаемости элементов комбинационной логической схемы, опирающиеся на векторные вычисления (бит-параллельное моделирование). Результатом таких вычислений является набор ODC (observability don’t care) всех узлов для заданного набора состояний схемы. Эти данные позволяют оценить вероятность логического маскирования случайного сбоя в схеме. Сравнение методов по точности и временным затратам подкреплено результатами тестирования на схемах ISCAS’85.
Добавил в систему: Гуров Сергей Исаевич

	ИСТИНА	Войти в систему Регистрация
	ФНКЦ РР
	Главная Поиск Статистика О проекте Помощь

ИСТИНА