Особенности реализации анализатора сетевого трафика с целью обнаружения вредоносного исполнимого кода на реконфигурируемом вычислителе

Самойлов, М.Н.; Гамаюнов, Д.Ю.; Беззубцев, С.О.; Булгаков, М.А.

Авторы: Самойлов М.Н., Гамаюнов Д.Ю., Беззубцев С.О., Булгаков М.А.
Журнал: Системы и средства информатики
Том: 23
Номер: 1
Год издания: 2013
Издательство: ИПИ РАН
Местоположение издательства: М.
Первая страница: 69
Последняя страница: 79
Аннотация: Рассмотрен один из методов улучшения существующего алгоритма фильтрации вредоносного сетевого трафика для использования на высокоскоростных каналах передачи данных. Алгоритм Racewalk используется как базовый. Главная идея улучшения состоит в переносе части вычислений на специализированное устройство. Приведены результаты экспериментального тестирования на оборудовании с FPGA (field-programmable gate array — прграммируемая пользователем вентильная матрица) Virtex 6 для канала с пропускной способностью 1 Гбит/с, которые дают основание полагать, что данный метод можно применять для более скоростных интерфейсов.
Добавил в систему: Гамаюнов Денис Юрьевич

	ИСТИНА	Войти в систему Регистрация
	ФНКЦ РР
	Главная Поиск Статистика О проекте Помощь

ИСТИНА

ФНКЦ РР

Особенности реализации анализатора сетевого трафика с целью обнаружения вредоносного исполнимого кода на реконфигурируемом вычислителестатья

Прикрепленные файлы